アドバンテスト、SDRAMコア試験に特化したテスタを発表、TSVデバイス向けテストソリューションを試作

アドバンテストは6月4日、SDRAMのコア試験に特化したメモリテスタ「T5811」を発表した。7月から販売を開始する。独自の「ETHテクノロジー」を採用し、テスト機能の大半をDUT直近のマザーボード内に実装することによりテスタ本体の価格を抑制した他、従来製品比で消費電力量は1/10、フロア面積は1/3に削減した。この他、「T5xxx」シリーズのプログラム資産の活用も可能。また、TSVを使用した3D/2.5D ICに対応し、KGD(Known Good Die)およびKGS(Known Good Stack)を選別する完全自動統合テストソリューション「DIMENSION」の試作開発に成功したと発表した。非同期での多数同時測定を可能にするテスタに加え、極薄ICに対応した搬送装置やアクティブ温度制御機能も搭載している。試作機は、東京国際フォーラムで開催のADVANTEST EXPO 2012(6月6日~7日開催)に出展する予定。

  1. コメントはまだありません。

  1. トラックバックはまだありません。